franciscoly
Grünschnabel
Hallo Leute
Kann jemanden mir helfen, um eine eingegebene Vhdl.jjt datei zu ärdern, so dass ich nur folgenden element
1) Variable Assignment Statement (zB C := A and B)
2) Operation Statement (zB A and B usw...)
3) Signal Assignment Statement( zB S <= A and B usw....)
bekommen kann!
Kann jemanden mir helfen, um eine eingegebene Vhdl.jjt datei zu ärdern, so dass ich nur folgenden element
1) Variable Assignment Statement (zB C := A and B)
2) Operation Statement (zB A and B usw...)
3) Signal Assignment Statement( zB S <= A and B usw....)
bekommen kann!